PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-297817

(43)Date of publication of application: 29.10.1999

(51)Int.CI.

H01L 21/768

(21)Application number: 10-097350

(71)Applicant : HITACHI LTD

(22)Date of filing:

09.04.1998

(72)Inventor: MOTOSAWA JUN


MORI KAZUTAKA

SHIMIZU TERUHISA

(54) SEMICONDUCTOR DEVICE, AND DESIGN THEREOF AND MANUFACTURE THEREOF (57)Abstract:

PROBLEM TO BE SOLVED: To hold favorably a patterning of an isolated pattern within wiring layers and to raise the reliable connection of first and second connection holes with each other in the case of a through hole, in which the positions of the connection holes coincide with each other.

SOLUTION: Dummy wirings 14 are arranged on the periphery of a through hole part wiring 13b of a part of first layer wirings 13 on the coordinates, on which the positions of connection members formed on the lower layers of the wirings 13 coincide with the positions of connection members formed on the upper layers of the wirings 13. The individual forms of the dummy wirings 14 are formed into a quadrate formed with the width of the wirings 13 as one side and the arrangement pitch between the wirings 14 is made equal with the pitch between the wirings 13.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-297817

(43)公開日 平成11年(1999)10月29日

(51) Int. Cl. 6 H01L 21/768

識別記号

F I H01L 21/90

Α

審査請求 未請求 請求項の数10 OL (全14頁)


(21)出願番号	特願平10-97350	(71)出願人	000005108
(22) 出願日	平成10年(1998) 4月9日		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
	•	(72)発明者	本澤 純 東京都青梅市新町六丁目16番地の3 株式
		(72)発明者	会社日立製作所デバイス開発センタ内 森 和孝 東京都青梅市新町六丁目16番地の3 株式
		(72)発明者	会社日立製作所デバイス開発センタ内 清水 照久
	. •		東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内
		(74)代理人	弁理士 简井 大和

(54) 【発明の名称】半導体装置の製造方法およびその設計方法ならびに半導体装置

(57)【要約】

【課題】 配線層内の孤立パターンのパターニングを良好にし、第1および第2接続孔の位置が一致する貫通スルーホールの場合の接続信頼性を向上する。

【解決手段】 第1層配線13の下層に形成される接続部材と上層に形成される接続部材の位置が一致する座標の第1層配線13の部分である貫通スルーホール部配線13bの周辺に、ダミー配線14を配置する。ダミー配線14の個々の形状は第1層配線13の幅を一辺とする正方形とし、ダミー配線14が配置されるピッチは、第1層配線13のピッチと同じにする。



13: 第1層配線 13b: 貫通スルーホール部配線 14: ダミー配線

【特許請求の範囲】

【請求項1】 (a) 半導体基板の主面に半導体素子を 形成し、または、さらに第 (N-1) 層配線を形成する 工程、

(b) 前記半導体素子または第 (N-1) 層配線を覆う 第1層間絶縁膜を形成し、前記半導体素子を構成する前 記半導体基板の不純物半導体領域または第 (N-1) 層 配線に接続するための接続孔を前記第1層間絶縁膜に開 口し、前記接続孔内に前記不純物半導体領域または第

(N-1) 層配線に電気的に接続される第1接続部材を 10 形成する工程、

- (c) 前記第1層間絶縁膜および第1接続部材上に、前 記第1接続部材に電気的に接続される第N層配線を形成 する工程、
- (d) 前記第N層配線を覆う第2層間絶縁膜を形成し、 前記第N層配線に接続するための接続孔を前記第2層間 絶縁膜に開口し、前記接続孔内に前記第N層配線に電気 的に接続される第2接続部材を形成する工程、を含む半 導体装置の製造方法であって、

前記(c)工程において、前記第1接続部材と前記第2 接続部材とが前記半導体基板に平行な平面内においてほ ぼ同一位置に形成される場合における、その第1および 第2接続部材間に形成されることとなる前記第N層配線 の部分(貫通スルーホール部)の周辺には、前記第N層 配線とともにダミー配線が形成されることを特徴とする 半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法で あって、

前記ダミー配線は、前記貫通スルーホール部を中心とす る正方形の各頂点および前記正方形の各辺の中点を中心 30 として配置される第1の構成、前記正方形の各頂点を中 心として配置される第2の構成、前記正方形の各辺の中 点を中心として配置される第3の構成、の何れか構成を 有することを特徴とする半導体装置の製造方法。

【請求項3】 請求項1または2記載の半導体装置の製 造方法であって、

前記ダミー配線は、前記第N層配線のピッチと同一ピッ チ、または前記第N層配線のピッチの2~5倍のピッチ で形成されることを特徴とする半導体装置の製造方法。

【請求項4】 請求項1、2または3記載の半導体装置 40 の製造方法であって、

前記ダミー配線は、前記第N層配線の幅を1辺とする正 方形状のパターンを用いてパターニングされることを特 徴とする半導体装置の製造方法。

【請求項5】 請求項1記載の半導体装置の製造方法で あって、

前記ダミー配線の形成されるべき位置に前記第N層配線 として機能する配線が形成される場合には前記ダミー配 線は形成されないことを特徴とする半導体装置の製造方 法。

【請求項6】 半導体基板の主面または第 (N-1) 層 配線上に電気的に接続して形成される第1接続部材と、 前記第1接続部材上に電気的に接続して形成される第N 層配線と、前記第N層配線上に電気的に接続して形成さ れる第2接続部材とを有する半導体装置の設計方法であ

前記第1接続部材の座標と前記第2接続部材の座標とが 一致する条件を満たす座標を検索する第1のステップ と、

前記座標における前記第N層配線パターン(貫通スルー ホール部中間配線)を、貫通スルーホール用セルに置換 する、または、前記貫通スルーホール部中間配線に貫通 スルーホール用補正パターンを付加する、ことによって 前記第N層配線パターンを補正する第2のステップと、 を含むことを特徴とする半導体装置の設計方法。

【請求項7】 請求項6記載の半導体装置の設計方法で あって、

前記貫通スルーホール用セルは、前記貫通スルーホール 用補正パターンの中心に前記貫通スルーホール部中間配 線を配置したものであり、

前記貫通スルーホール用補正パターンは、前記貫通スル ーホール部中間配線を中心とする正方形の各頂点および 各辺の中心、または各頂点、または各辺の中心にダミー パターンが配置されたものであることを特徴とする半導 体装置の設計方法。

【請求項8】 請求項7記載の半導体装置の設計方法で あって、

前記正方形の1辺は、前記第N層配線パターンのピッチ の10倍までを限度とする偶数倍であり、前記ダミーパ ターンは、前記第N層配線パターンの幅を1辺とする正 方形であることを特徴とする半導体装置の設計方法。

【請求項9】 半導体基板の主面または第(N-1)層 配線上に電気的に接続して形成される第1接続部材と、 前記第1接続部材上に電気的に接続して形成される第N 層配線と、前記第N層配線上に電気的に接続して形成さ れる第2接続部材とを有する半導体装置であって、

前記第1接続部材と前記第2接続部材とが前記半導体基 板に平行な面内においてほぼ同一な位置に配置されてい る場合には、その第1および第2接続部材間の貫通スル ーホール部の同一層内における周辺には、ダミー配線ま たは前記貫通スルーホール部以外の第N層配線が形成さ れていることを特徴とする半導体装置。

【請求項10】 請求項9記載の半導体装置であって、 前記ダミー配線は、前記第1接続部材、第N層配線およ び第2接続部材とは電気的に接続されず、フローティン グ状態であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および 50 その製造技術に関し、特に、異なる層に形成されたスル

ーネールが、上下方向にほぼ同一の位置に形成される賞 ・ 通スルーホールを含む半導体装置に適用して有効な技術 に関するものである。

[0002]

【従来の技術】半導体装置の高集積化および高機能化を 反映して、1つのチップあたりに集積される素子数は飛 躍的に増大している。このような大規模な素子を用いて 高い機能を有する多種多様な回路を構成しようとすれ ば、必然的に素子間を接続する配線数が増大し、配線層 数もそれにつれて増加する。

【0003】一方、工程の短縮化および歩留まりの向 上、あるいはスループットの向上によるコストの削減等 の要求から、配線層数ひいては配線数をできるだけ少な くしたいという要求がある。また、配線をレイアウトで きる面積を大きくして、逆に言えば冗長な配線の面積を 低減して、チップ面積の縮小、あるいは配線レイアウト の設計自由度を向上したいという要求もある。

【0004】そこで、たとえば第1層配線から第3層配 線に電気的な接続を実現する場合に、1層配線と第3層 配線とは第2層配線を介して接続することが必要である 20 【0010】本発明の目的は、配線層内の孤立パターン・ が、この場合、第1層配線と第2層配線とを接続する第 1接続孔の位置と、第2層配線と第3層配線とを接続す る第2接続孔の位置とを一致させることが好ましい。こ のように第1および第2接続孔の位置を一致させること により第2層配線に冗長な配線が形成されないためであ

【0005】このような第1および第2接続孔の位置を 一致させる技術としては、公知にされたわけではない が、本出願人の出願にかかる特願平8-337353号 出願、あるいは、第1および第2接続孔の中間に配線層 30 が介在しないが、同様に第1および第2接続孔の位置を 一致させる技術として、公知にされたわけではないが、 本出願人の出願にかかる特願平9-348823号出願 がある。

[0006]

【発明が解決しようとする課題】しかし、上記のように 第1および第2接続孔の位置が一致する場合であって、 その中間に形成される第2層配線が他に接続されるよう な配線でない場合、つまり、第2層配線が第1および第 2接続孔にのみ接続される微小パターンである場合に は、この微小パターンは、他の第2層配線のパターンか ら孤立した孤立パターンになる可能性があり、このよう な孤立パターンではパターニングが困難になるという問 題がある。

【0007】すなわち、ある程度のパターン密度のライ ンアンドスペースのパターンと、微小な孤立パターンと が混在した場合には、孤立パターン部分のパターン密度 はラインアンドスペース部分のパターン密度よりも極端 に小さくなる。この結果、孤立パターンの露光量が少な

れてしまう。これは、ラインアンドスペース部分では、 隣接するパターン間での光の影響により露光量が多くな り、この露光量レベルにあわせて露光条件を決定するた め、孤立パターン部分での露光条件が最適条件からずれ るという事情に基づく。

【0008】このように孤立パターンが良好にパターニ ングされなければ、第1および第2接続孔間の接続信頼 性が低下し、接続抵抗の上昇による半導体装置の性能低 下、あるいは接続されないことによる半導体装置の歩留 10 まりの低下を来す問題がある。

【0009】なお、露光の際に、隣接する露光部材間の 光の干渉あるいは光近接効果により露光パターンが影響 され、露光パターンに忠実にレジストパターンが形成さ れないため、露光パターンに補正を加える光近接効果補 正の技術(たとえば、1997年6月10日、株式会社 培風館発行、「ULSIプロセス技術」、p15~p1 6に記載がある。)が知られている。しかし、この技術 では、複雑な図形演算を必要とし、簡便に孤立パターン・ を補正することができない。

のパターニングを良好にし、第1および第2接続孔の位 置が一致する場合 (貫通スルーホールの場合) の接続信 頼性を向上することにある。

【0011】また、本発明の目的は、貫通スルーホール の場合の接続抵抗を低減することにある。

【0012】また、本発明の目的は、貫通スルーホール の場合のプロセスマージンを向上することにある。

【0013】また、本発明の目的は、貫通スルーホール の場合の補正されたマスク設計を簡便に行うことにあ る。

【0014】また、本発明の目的は、半導体装置の性能 および歩留まりを向上することにある。

【0015】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0016]

40

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0017】(1)本発明の半導体装置の製造方法は、 半導体基板の主面に半導体素子、またはさらに第(N-1) 層配線を形成し、それを覆う第1層間絶縁膜を形成 し、その第1層間絶縁膜に接続孔を開口し、接続孔内に 前記半導体素子の不純物半導体領域または第 (N-1) 層配線に電気的に接続される第1接続部材を形成し、さ らに、第N層配線を形成し、第N層配線を覆う第2層間 絶縁膜に接続孔、およびその接続孔に第2接続部材を形 成する工程を含む半導体装置の製造方法であって、第1 接続部材と第2接続部材とが半導体基板に平行な平面内 くなり、ネガレジストの場合、パターンが小さく形成さ 50 においてほぼ同一位置に形成される場合における、その

第1 および第2接続部材間に形成されることとなる第N 層配線の部分(貫通スルーホール部)の周辺に、第N層 配線とともにダミー配線が形成されるものである。

【0018】このような半導体装置の製造方法によれば、貫通スルーホール部の周辺にダミー配線が形成されるため、貫通スルーホール部は孤立パターンとはならず、他の第N層配線のラインアンドスペース部分と同様に良好にパターニングされる。これにより第1接続部材と第2接続部材との第N層配線(貫通スルーホール部)を介した接続が良好となり、半導体装置の信頼性、性能 10 および歩留まりの向上が図れる。

【0019】なお、ダミー配線は、貫通スルーホール部を中心とする正方形の各頂点および正方形の各辺の中点を中心として配置される第1の構成、正方形の各頂点を中心として配置される第2の構成、正方形の各辺の中点を中心として配置される第3の構成、の何れか構成とすることができる。

【0020】また、ダミー配線は、第N層配線のピッチと同一ピッチ、または第N層配線のピッチの2~5倍のピッチで形成されるものである。なお、ここで2~5倍 20のピッチは第N層配線のピッチの2~5倍の整数倍をいう。このように整数倍とすることにより、ダミー配線は必ず第N層配線の形成できる格子位置に形成され、第N層配線の間に形成されることがない。これによりダミー配線の存在による第N層配線の機能を阻害することがない。

【0021】また、ダミー配線は、第N層配線の幅を1 辺とする正方形状のパターンを用いてパターニングされ るものである。

【0022】また、ダミー配線の形成されるべき位置に 第N層配線として機能する配線が形成される場合にはダ ミー配線は形成されない。このような場合にダミー配線 が形成されないため、ダミー配線の存在により第N層配 線の形成が阻害されたり影響を受けることがない。尤 も、このような場合には、ダミー配線の形成されるべき 位置に第N層配線が存在するため、ダミー配線は形成さ れる必要がない。すなわち、このような場合には、貫通 スルーホール部はすでに孤立パターンではないためであ

【0023】(2)本発明の半導体装置の設計方法は、40半導体基板の主面または第(N-1)層配線上に電気的に接続して形成される第1接続部材と、第1接続部材上に電気的に接続して形成される第N層配線と、第N層配線上に電気的に接続して形成される第2接続部材とを有する半導体装置の設計方法であって、第1接続部材の座標と第2接続部材の座標とが一致する条件を満たす座標を検索する第1のステップと、座標における第N層配線パターン(貫通スルーホール部中間配線)を、貫通スルーホール用セルに置換する、または、貫通スルーホール部中間配線に貫通スルーホール用補正パターンを付加す50

る、ことによって第N層配線パターンを補正する第2の ステップと、を含むものである。

【0024】このような半導体装置の設計方法によれば、第1のステップで貫通スルーホール部を検出し、この座標に貫通スルーホール用セルあるいは貫通スルーホール用補正パターンを適用して貫通スルーホール部が孤立パターンとなることを防止することができる。なお、このような補正方法は、パターンの図形演算を行うことが必要でなく、貫通スルーホール用セルあるいは貫通スルーホール用補正パターンを定義すれば、全てシンボリックに取り扱うことができる。この結果、補正演算の演算時間を短縮して、補正を簡便に行うことができる。

【0025】なお、貫通スルーホール用セルは、貫通スルーホール用補正パターンの中心に貫通スルーホール部中間配線を配置したものであり、貫通スルーホール用補正パターンは、貫通スルーホール部中間配線を中心とする正方形の各頂点および各辺の中心、または各頂点、または各辺の中心にダミーパターンが配置されたものとすることができる。また、正方形の1辺は、第N層配線パターンのピッチの10倍までを限度とする偶数倍とし、ダミーパターンは、第N層配線パターンの幅を1辺とする正方形とする。

【0026】なお、このようにして構成された第N層配線パターンは、前記(1)で説明した製造方法における第N層配線を形成するためのマスクパターンに用いることができる。

【0027】(3)本発明の半導体装置は、半導体基板の主面または第(N-1)層配線上に電気的に接続して形成される第1接続部材と、第1接続部材上に電気的に接続して形成される第N層配線と、第N層配線上に電気的に接続して形成される第2接続部材とを有する半導体装置であって、第1接続部材と第2接続部材とが半導体基板に平行な面内においてほぼ同一な位置に配置されている場合には、その第1および第2接続部材間の貫通スルーホール部の同一層内における周辺には、ダミー配線または貫通スルーホール部以外の第N層配線が形成されているものである。また、ダミー配線は、第1接続部材、第N層配線および第2接続部材とは電気的に接続されず、フローティング状態である。

40 【0028】このような半導体装置は、前記した (1) の製造方法により形成される。

[0029]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。

【0030】図1は、本発明の一実施の形態である半導体装置の一例を示した断面図である。

【0031】本実施の形態の半導体装置は、半導体基板 1上にMISFETQn、Qpを有し、MISFETQ n、Qp上には複数の配線層M1~M3が形成されている。半導体基板1の主面近傍には、たとえばCVD法によるシリコン酸化膜を浅溝内に埋め込んで形成された素子分離領域2を有する。素子分離領域2で囲まれた半導体基板1の領域には、p型ウェル3およびn型ウェル4が形成され、MISFETQn、Qpの活性領域とな

【0032】MISFETQn、Qpは、各々p型ウェル3およびn型ウェル4の主面上に、ゲート絶縁膜5を介して形成されたゲート電極6と、ゲート電極6下の半 10 導体基板1のチャネル領域を挟んで形成された不純物半導体領域7とから構成される。

る。

【0033】ゲート絶縁膜5は、たとえば熱CVD法により形成されたシリコン酸化膜からなり、5~20nm程度の膜厚を有する。

【0034】ゲート電極6は、たとえばCVD法により形成された多結晶シリコン膜からなる。多結晶シリコン膜は、不純物が高濃度にドープされてもよく、また、その上部にタングステン(W)、コバルト(Co)、チタン(Ti)等のメタルシリサイド膜が形成されてもよい。さらに、窒化チタン膜(TiN)、窒化タングステン膜(WN)等のバリア膜を介して多結晶シリコン膜の上部にタングステン膜(W)、タンタル膜(Ta)等のメタル膜が形成されてもよい。このように多結晶シリコン膜とメタルシリサイド膜あるいはメタル膜とでゲート電極6を構成することにより、ゲート電極6の抵抗値を低減し、半導体装置の性能を向上できる。

【0035】不純物半導体領域7は、MISFETQn あるいはQpのソース・ドレイン領域として機能するものであり、不純物半導体領域7には、MISFETQn あるいはQpの導電型の応じた不純物がドープされる。すなわち、nチャネル型のMISFETQnの不純物半導体領域7にはn型の導電型を示す不純物たとえばリン(P)またはヒ素(As)が、pチャネル型のMISFETQpの不純物半導体領域7にはp型の導電型を示す不純物たとえばボロン(B)がドープされる。なお、不純物半導体領域7は、低濃度不純物半導体領域と高濃度不純物半導体領域とからなるLDD(Lightly Doped Drain)構造とすることもできる。

【0036】ゲート電極6の上面にはキャップ絶縁膜8が形成され、側面にはサイドウォールスペーサ9が形成される。キャップ絶縁膜8およびサイドウォールスペーサ9は、たとえばCVD法により形成されたシリコン酸化膜とすることができる。

【0037】MISFETQnあるいはQpおよび半導体基板1上には層間絶縁膜10が形成されている。層間絶縁膜10は、たとえばCVD法により形成されたシリコン酸化膜からなる。層間絶縁膜10には、PSG (Phospho-silicate-glass)、BPSG (Boro-Phospho-silicate-glass)、SOG (Spin On Glass)等が含まれ 50

てもよい。

【0038】MISFETQnあるいはQpのソース・ドレイン領域である不純物半導体領域7上の層間絶縁膜10には接続孔11が形成され、その接続孔11内には接続部材12が形成されている。

【0039】接続孔11は、フォトリソグラフィおよびエッチング技術を用いて形成できる。また、接続部材12は、たとえばスパッタ法によるタングステン膜おまびプランケットCVD法によるタングステン膜の積層膜を接続孔11内および層間絶縁膜10上に形成し、その後たとえばCMP(Chemical Mechanical Polishing)法により不要な層間絶縁膜10上のタングステン膜を除去して形成できる。不要なタングステン膜の除去にはエッチバック法を用いてもよい。なお、接続孔11の径および深さを例示すれば、たとえば径を0.5 μ m、深さを1 μ mとすることができる。

【0040】接続部材12および層間絶縁膜10上には、第1層配線13 (M1) およびダミー配線14が形成されている。第1層配線13およびダミー配線14は後に説明するように、同一のフォトリソグラフィ工程で同時に形成される。その材質は、たとえばスパッタ法またはCVD法によるタングステン膜とすることができる

【0041】第1層配線13には、通常の配線の他に、 接続部材12および後に説明する接続部材17との間に 形成される貫通スルーホール部配線13bが含まれる。 貫通スルーホール部配線13bは、その下部の接続部材 12と上部の接続部材17とで挟まれた導電部材であ り、接続部材12と接続部材17との平面位置が一致し ている場合にその平面位置に形成される。すなわち、接 続部材12と接続部材17とで貫通スルーホールが形成 されている場合に、その接続部材間を接続する第1層配 線13の部分が貫通スルーホール部配線13bと定義で きる。 貫通スルーホール部配線13bは、他の配線部分 の一部として形成される場合もあるが、他の配線部分の 一部にならない場合、つまり、下部の接続部材12と上 部の接続部材17とを接続する機能のみを持つ場合に は、そのパターン面積が極めて小さな微小パターンとな る。このため、何ら対策を施さない場合には、その微小 パターンのフォトリソグラフィによる正確なパターン形 成が困難となり、パターンが小さく加工されて接続部材 12と接続部材17の電気的な接続が不良あるいは信頼 性に乏しいものとなる。この問題点は前記したとおりで ある。

【0042】しかし、本実施の形態では、貫通スルーホール部配線13bの周辺にダミー配線14が形成されている。図2は、図1のII部における第1層配線13およびダミー配線14部分の平面図である。図2に示すように、ダミー配線14は、貫通スルーホール部配線13bとほぼ同一のパターンで形成され、貫通スルーホール部

配線13bの周辺に配置されている。また、ダミー配線 ・ 14が形成されるピッチは、第1層配線13のピッチと 同じであり、ダミー配線14の幅も第1層配線13の幅 と同じである。このように、ダミー配線14が貫通スル ーホール部配線13bの周辺に配置されるため、貫通ス ルーホール部配線13bは、微小パターンではあるが孤 立したパターンとはならない。よって、隣接するダミー 配線14の影響により、フォトリソグラフィの光が通常 のラインアンドスペース部分と同様に露光され、パター ンが小さくなることなく正常にパターニングされる。こ 10 れにより、接続部材12と接続部材17との間の貫通ス ルーホール部配線13bが正確に形成されて接続部材1 2と接続部材17に電気的に接続され、半導体装置の歩 留まりおよび信頼性を向上できる。

【0043】なお、図2において8個あるダミー配線1 4は、何れも正確にパターニングされた状態を図示して いるが、実際には丸みを帯びて加工させることは言うま でもない。また、図2において、右上部分および右下部 分(A部)には、隣接部材が存在しないため、より大き く丸みを帯びて、つまり大きく削れてパターニングさ れ、図示のように正確には加工されない。しかし、この 部分はダミー配線14であるから、半導体装置の性能、 歩留まりには何ら影響しない。

【0044】また、図1および2から明らかに、ダミー 配線14は、他の導電部材に何ら接続されず、電気的に フローティング状態になっている。すなわち、ダミー配 線14は、半導体装置の導電部材としては何ら機能しな い存在である。このため、ダミー配線14の形状が設計 通りに加工されなくとも半導体装置の機能を損なうこと がない。逆にいえば、ダミー配線14の加工形状を犠牲 30 にして半導体装置の機能実現に必要な部材、特に貫通ス ルーホール部配線13bの形状加工性を向上することが 本発明であるともいえる。

【0045】また、通常の配線の一部分として貫通スル ーホール部配線13bが形成される場合もある。図3 は、図1のIII 部における第1層配線13およびダミー 配線14部分の平面図である。図3において、貫通スル ーホール部配線13bは、通常の第1層配線13の一部 に含まれている。すなわち、この部分の貫通スルーホー ル部配線13bは、独立した1個の導電性部材としては 40 - 存在しない。しかしながら、このような場合にも、貫通 スルーホール部配線13bの周辺には、ダミー配線14 が配置される。このように、ダミー配線14が配置され ることにより、貫通スルーホール部配線13bの形状、 すなわち、第1層配線13の端部形状が良好となり、接 続部材12と接続部材17との間の導通性能が向上す る。なお、ダミー配線14の一部が形成されるべき領域 (B部)には、第1層配線13が形成されているため、 この部分にはダミー配線14は形成されない。このよう

ニングマスクの設計方法については後述する。

【0046】第1層配線13およびダミー配線14上に は、これを覆う層間絶縁膜15が形成されている。層間 絶縁膜15は、たとえばCVD法により形成されたシリ コン酸化膜からなる。層間絶縁膜15には、SOG (Sp in On Glass) 等が含まれてもよい。

【0047】層間絶縁膜15には、接続孔16が形成さ れ、接続孔16の内部には接続部材17が形成される。 【0048】接続孔16は、フォトリソグラフィおよび エッチング技術を用いて形成でき、接続部材17は、た とえばスパッタ法あるいはCVD法による窒化チタン膜 (TiN) およびプランケットCVD法によるタングス テン膜(W)の積層膜とすることができる。接続部材1 7の形成には、接続部材12と同様にCMP法を用いる ことができる。なお、接続孔16の径および深さを例示 すれば、たとえば径を0.5 μm、深さを1 μmとするこ とができる。

【0049】接続部材17および層間絶縁膜15上に は、第2層配線18 (M2) とダミー配線19が形成さ 20 れる。第1層配線13の場合と同様、第2層配線18と ダミー配線19とは、同一のフォトリソグラフィ工程で ・同時に形成される。第2層配線18およびダミー配線1 9は、たとえばスパッタ法またはCVD法によるチタン 膜、アルミニウム膜および窒化チタン膜の積層膜とする ことができる。

【0050】第2層配線18には、第1層配線13と同 様に、通常に配線の他に、貫通スルーホール部配線18 bが含まれる。貫通スルーホール部配線18bは、貫通 スルーホール部配線13bと同様に、接続部材17と後 に説明する接続部材22との間に形成される第2層配線 18の一部である。そして、貫通スルーホール部配線1 8 b の周辺には、貫通スルーホール部配線13 b の場合 と同様にダミー配線19が形成されている。図1におけ るV 部はII部と同様であり、その平面図も図2に示す平 面図と同様である。したがって、前記したと同様の作用 によりV 部における貫通スルーホール部配線18bの形 状は、ダミー配線19の存在により、正常に加工され、 接続部材17と接続部材22との間の導電性能を良好に 構成できる。

【0051】一方、IV部における貫通スルーホール部配 線18bの全ての周辺には、ダミー配線19は配置され ない。図4は、図1のIV部における第2層配線18およ びダミー配線19部分の平面図である。図4に示すよう に、貫通スルーホール部配線18bの周辺のダミー配線 19が形成されるべき領域 (C部) に通常配線である第 2層配線18が形成される場合には、ダミー配線19が 形成されない。このような場合、ダミー配線19が形成 されなくとも、貫通スルーホール部配線18bの隣接す る領域には通常配線である第2層配線18が存在するた な場合の第1層配線13およびダミー配線14のパター 50 め、貫通スルーホール部配線18bのパターニング不良 11

が発生することはない。したがって、この場合には、ダミー配線19は必要でなく、ダミー配線19が存在しなくても貫通スルーホール部配線18bは正常にパターニングされ、半導体装置の性能および歩留まりは低下することがない。ただし、図4に示すように、通常配線である第2層配線18が配置されていない領域にダミー配線19を配置することは勿論可能である。この場合には、さらに貫通スルーホール部配線18bのパターニングを良好にできる。このような場合の第2層配線18およびダミー配線19のパターニングマスクの設計方法につい10ては後述する。

【0052】第2層配線18およびダミー配線19上には、これを覆う層間絶縁膜20が形成され、層間絶縁膜20に接続孔21が形成される。接続孔21の内部には接続部材22が形成される。層間絶縁膜20は、層間絶縁膜15と同様なシリコン酸化膜とし、接続部材22は、接続部材17と同様に窒化チタン膜およびタングステン膜の積層膜とすることができる。接続孔21は、接続孔16と同様に、フォトリソグラフィおよびエッチング技術を用いて形成でき、その径および深さは、接続孔2016と同様あるいはそれよりも大きく、たとえば径を1μm、深さを2μm、とすることができる。

【0053】接続部材22および層間絶縁膜20上には、第2層配線18(M2)の場合と同様に、第3層配線23(M3)が形成される。なお、図示はしていないが、必要に応じて第3層配線23と同時にダミー配線を形成できる。第3層配線23は絶縁膜24で覆われる。絶縁膜24はたとえばCVD法により形成されたシリコン酸化膜あるいはそれとシリコン窒化膜との積層膜とし、パッシベーション膜とすることができる。

【0054】なお、図示はしていないが、さらに第4層、第5層等の配線層を形成して、より多層の配線層を 有する半導体装置としてもよいことは言うまでもない。 この場合、必要に応じて第2層配線18の場合のような ダミー配線19と同様なダミー配線を設けることができる。

【0055】また、ダミー配線14あるいはダミー配線19は、図5示すように、第1層配線13あるいは第2層配線18のピッチLの2倍の2Lを一辺とする正方形の各辺の中点にのみ配置することもできる。また、図6示すように、第1層配線13あるいは第2層配線18のピッチLの2倍の2Lを一辺とする正方形の各頂点にのみ配置することもできる。このような場合にも、貫通スルーホール部配線13b、18bの加工形状を補正して加工性能を向上できる。

【0056】次に、第1層配線13およびダミー配線14のパターン設計方法について説明する。なお、第2層配線18およびダミー配線19のパターン設計方法も同様であるため説明を省略する。

【0057】図7は、本実施の形態のパターン設計方法 50

の一例を示したフローチャートである。

【0058】まず、通常の設計方法に従い、各パターンの設計を行う(ステップ71)。このパターン設計により、半導体装置を製造するための素子分離領域2、ゲート電極6、接続孔11、第1層配線13、接続孔16、第2層配線18、接続孔21および第3層配線のパターンが設計される。図1のII部におけるこの段階での第1層配線13のパターンを例示すれば、図8のようになる。

【0059】次に、接続孔11と接続孔16とが同一座標にある場合を検索する(ステップ72)。このような場合、その座標の第1層配線13は、貫通スルーホール(TH)部配線13bとなっているはずである。

【0060】次に、貫通スルーホール(TH)部配線13bのパターンを貫通スルーホール(TH)用セルに置き換える(ステップ73)。貫通スルーホール用セルは、図9に示すように、貫通スルーホール部配線13bの周辺にダミー配線14が配置されたものとして定義する。ダミー配線14の個々の形状は第1層配線13の幅を一辺とする正方形とし、ダミー配線14が配置されるピッチは、第1層配線13のピッチと同じにする。このように、本設計方法では、貫通スルーホール部配線13bを貫通スルーホール用セルで置き換えるだけの操作により、補正処理を行うことができ、複雑なDA(自動設計)処理を行う必要がない。つまり、貫通スルーホール用セルをシンボリックに扱うのみで目的を達成できる。このため、設計における処理負担が少なく、設計を簡便に行うことができる。

【0061】次に、第1層配線13のパターンと貫通ス 30 ルーホール用セルとをAND演算により合成して、第1 層配線13およびダミー配線14のマスクパターンを生成する(ステップ74)。この段階のマスクパターンを 図10に例示する。

【0062】なお、上記の説明では、図1のII部を例に とって説明したが、貫通スルーホール用セルのダミー配 線14が通常の配線と重なる場合、たとえば図1のIV部 についても同様に設計できる。

【0063】すなわち、前記ステップ71の段階におけるIV部の第2層配線を例示すれば図11のようになる。ステップ72により検索された座標位置の第2層配線は貫通スルーホール部配線18bであり、隣接する第2層配線18が存在する。ここで、図9に示すと同様な貫通スルーホール用セルを貫通スルーホール部配線18bと置換して配置する。この結果、図12に示すように、ダミー配線19の一部は、貫通スルーホール部配線18bに隣接する第2層配線18に重なる。このようにダミー配線19が第2層配線18と完全に重なるのは、ダミー配線19が第2層配線18と完全に重なるのは、ダミー配線19の幅およびピッチを第2層配線18と同一に定義しているためであり、この結果、設計段階における検証作業が必要でなく、設計処理の負担を低減できる。

14

【0064】さらに、ステップ74でOR演算を行った ・ 後のパターンを例示すれば図13のとおりであり、第2 層配線18と重なったダミー配線19のパターンは消失

【0065】このように本実施の形態の設計方法を用い れば、第1層配線13およびダミー配線14、あるい は、第2層配線18およびダミー配線19のマスクパタ ーンを簡便に形成できる。なお、図1のIII 部について も同様に設計できる。また、図9に示す貫通スルーホー ル用セルに代えて、図14に示すような、貫通スルーホ 10 ール用補正パターンを用いることができる。この場合 は、ステップ73において貫通スルーホール用セルに置 き換えるのではなく、貫通スルーホール用補正パターン を付加する操作を行う。

【0066】次に、本実施の形態の半導体装置の製造方 法を説明する。図15~図22は、本実施の形態の製造 方法の一例を工程順に示した断面図である。

【0067】まず、p 形の単結晶シリコンからなる半 導体基板1を用意し、素子分離領域2が形成される領域 の開口を有するフォトレジスト膜をパターニングし、半 20 導体基板1に浅溝を形成する。次に、フォトレジスト膜 を除去し、前記浅溝を埋め込むシリコン酸化膜を半導体 基板1の全面に堆積して、このシリコン酸化膜をCMP 法により研磨する。これにより浅溝以外の領域の半導体 基板1上の前記シリコン酸化膜を除去して浅溝内に素子 分離領域2を形成する。

【0068】次に、p型ウェル3が形成される領域に開 口を有するフォトレジスト膜をパターニングし、このフ オトレジスト膜をマスクとして、p 形の導電形にするた めの不純物、たとえばボロンをイオン注入する。前記フ 30 オトレジスト膜を除去した後、n型ウェル4が形成され る領域に開口を有するフォトレジスト膜をパターニング し、このフォトレジスト膜をマスクとして、n形の導電 形にするための不純物、たとえばリンをイオン注入す る。さらに、前記フォトレジスト膜を除去した後、半導 体基板1に熱処理を施して前記不純物を活性化し、p型 ウェル3およびn型ウェル4を形成する(図15)。

【0069】次に、半導体基板1の主面上にゲート絶縁 膜 5 となるシリコン酸化膜、ゲート電極 6 となる多結晶 シリコン膜およびキャップ絶縁膜8となるシリコン酸化 40 膜を順次堆積して積層膜を形成し、フォトリソグラフィ によりパターニングされたフォトレジスト膜をマスクと して前記積層膜をエッチングし、ゲート絶縁膜5、ゲー ト電極6およびキャップ絶縁膜8を形成する。ゲート絶 縁膜5はたとえば熱CVD法により堆積することがで き、ゲート電極6はCVD法により形成することができ るが、その抵抗値を低減するためにn形の不純物(例え ばP)をドープしてもよい。なお、ゲート電極6の上部 にWSi, MoSi, TiSi, TaSi, など

ン(TiN)、窒化タングステン (WN) 等のバリア層 を介してタングステン (W) 、モリブデン (Mo) 、チ タン(Ti)、タンタル(Ta)等の金属層を形成して もよい。キャップ絶縁膜8はたとえばCVD法により堆 積することができる。

【0070】次に、nチャネル型のMISFETQnが 形成される領域に開口を有するフォトレジスト膜をパタ ーニングし、このフォトレジスト膜とキャップ絶縁膜8 とをマスクとしてn型の導電型の不純物、たとえばリン をイオン注入し、MISFETQnの不純物半導体領域 7をゲート電極6に対して自己整合的に形成する。前記 フォトレジスト膜を除去した後、pチャネル型のMIS FETQpが形成される領域に開口を有するフォトレジ スト膜をパターニングし、このフォトレジスト膜とキャ ップ絶縁膜8とをマスクとしてp型の導電型の不純物、. たとえばボロンをイオン注入し、MISFETQpの不・ 純物半導体領域7をゲート電極6に対して自己整合的に 形成する。さらに、半導体基板1上にCVD法で酸化シ リコン膜を堆積した後、反応性イオンエッチング (RI E) 法でこの酸化シリコン膜を異方性エッチングするこ とにより、ゲート電極6の側壁にサイドウォールスペー サ9を形成する(図16)。なお、さらに、フォトレジ スト膜、キャップ絶縁膜8およびサイドウォールスペー サ9をマスクとして不純物半導体領域7にその導電型に 応じた不純物を高濃度にイオン注入し、いわゆるLDD 構造の不純物半導体領域を形成してもよい。

【0071】また、この段階で、不純物半導体領域7の 表面に、タングステンまたはコバルトのシリサイド膜を 形成し、不純物半導体領域7のシート抵抗および接続部 材12との接触抵抗を低減するようにしてもよい。

【0072】次に、半導体基板1上にスパッタ法または CVD法で酸化シリコン膜を堆積し、層間絶縁膜10を 形成する。層間絶縁膜10の表面は、CMP法を用いて 平坦化することができる。さらに、半導体基板1の主面 の不純物半導体領域7上の層間絶縁膜10に、フォトリ ソグラフィ技術およびエッチング技術を用いて接続孔1 1を開口する。その後、スパッタ法によりタングステン 膜を堆積し、さらにブランケットCVD法によりタング ステン膜を堆積し、さらに、接続孔11以外の層間絶縁 膜10上のタングステン膜をCMP法により除去して接 続部材12を形成する(図17)。

【0073】次に、半導体基板1の全面にタングステン 膜を堆積し、このタングステン膜を前記した第1層配線 13およびダミー配線14のマスクパターンを用いて、 フォトリソグラフィおよびエッチング技術によりパター ニングする。これにより第1層配線13およびダミー配 線14を形成する(図18)。なお、ダミー配線14の 配置は、前記したマスクパターンのとおり、第1層配線 13の貫通スルーホール部配線13bの周りに配置され の髙融点金属シリサイド膜を積層してもよく、窒化チタ 50 る。このときの平面図は、前記した図 2 または図 3 のよ

うになる。また、このように第1層配線13の貫通スル ・ ーホール部配線13bの周りにダミー配線14が配置さ れるため、貫通スルーホール部配線13bのパターニン グが正確に行われる。すなわち、隣接部材の不存在によ る露光不足等に起因したパターニング不良が発生しな い。これにより、貫通スルーホール部配線13bが微小 なパターンであっても、ほぼ設計通りに加工され、接続 部材12と接続部材17との電気的接続が確実に行われ る。この結果、半導体装置の性能と歩留まりを向上でき

【0074】次に、前記層間絶縁膜10と同様に層間絶 縁膜15を形成し、接続孔11と同様に層間絶縁膜15 に接続孔16を形成する。その後、窒化チタン膜をスパ ッタ法またはCVD法により堆積し、さらに、タングス テン膜をスパッタ法またはCVD法により堆積する。さ らに、接続孔16以外の層間絶縁膜15上のタングステ ン膜および窒化チタン膜をCMP法により除去して接続 部材17を形成する(図19)。

【0075】次に、半導体基板1の全面にチタン膜、ア ルミニウム膜および窒化チタン膜の積層膜を堆積し、こ 20 - の積層膜を前記した第2層配線18およびダミー配線1 9のマスクパターンを用いて、フォトリソグラフィおよ びエッチング技術によりパターニングする。これにより 第2層配線18およびダミー配線19を形成する(図2 0)。なお、ダミー配線19の配置は、前記したマスク パターンのとおり、第2層配線18の貫通スルーホール 部配線18bの周りに配置される。このときの平面図 は、前記した図4のようになる。また、このように第2 層配線18の貫通スルーホール部配線18bの周りにダ ミー配線19が配置されるため、貫通スルーホール部配 30 マージンを向上できる。 線18bのパターニングが正確に行われることは第1層 配線13の場合と同様である。

【0076】次に、層間絶縁膜10、15と同様に、層 間絶縁膜20を形成し、接続孔11、16と同様に層間 絶縁膜20に接続孔21を形成する。その後、接続部材 17と同様に、接続部材22を形成する(図21)。さ らに、第2層配線18と同様に、チタン膜、アルミニウ ム膜および窒化チタン膜の積層膜を堆積し、この積層膜 をパターニングして第3層配線23を形成する(図2 2)。なお、さらに配線層を形成する場合には、このと 40 きにダミー配線を配置してもよい。

【0077】最後に、絶縁膜24を堆積して図1に示す 半導体装置がほぼ完成する。

【0078】本実施の形態の製造方法によれば、前記し たダミー配線のパターンを含むマスクパターンを用い て、貫通スルーホール部分の配線の形成を確実に行い、 接続部材間の電気的な接続信頼性を向上し、半導体装置 の性能と歩留まりの向上を図ることができる。

【0079】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 50 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない。

【0080】たとえば、本実施の形態で説明した配線お よび接続部材の材質あるいは寸法は例示であり、これに 限定されるわけではない。たとえば配線としてタングス テン、アルミニウム以外の材料、たとえば銅等を用いて もよい。また、接続部材として、タングステン以外の材 料、たとえばアルミニウム、銅、窒化チタン等を用いて 10 もよい。

【0.081】また、貫通スルーホール用セルとして、図 9に用いたようなセルに限らず、そのピッチを配線ピッ チの5倍以下の整数倍としてもよい。このように隣接す る位置よりも遠くにダミー配線が存在しても、ある程度 の補正の効果は期待できる。

【0082】また、補正用のパターンとして、単に、貫 通スルーホール部配線13b、18bの面積を大きくす る補正を行うことも可能である。

[0083]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0084】(1)配線層内の孤立パターンのパターニ ングを良好にし、第1および第2接続孔の位置が一致す る場合(貫通スルーホールの場合)の接続信頼性を向上

【0085】(2)貫通スルーホールの場合の接続抵抗 を低減できる。

【0086】(3)質通スルーホールの場合のプロセス

【0087】(4)質通スルーホールの場合の補正され たマスク設計を簡便に行うことができる。

【0088】(5)半導体装置の性能および歩留まりを 向上できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置の一例 を示した断面図である。

【図2】図1のII部における第1層配線およびダミー配 線部分を示した平面図である。

【図3】図1のIII 部における第1層配線およびダミー 配線部分を示した平面図である。

【図4】図1のIV部における第2層配線およびダミー配 線部分を示した平面図である。

【図5】第1または第2層配線およびダミー配線部分の 他の例を示した平面図である。

【図6】第1または第2層配線およびダミー配線部分の さらに他の例を示した平面図である。

【図7】本発明の一実施の形態であるパターン設計方法 の一例を示したフローチャートである。

【図8】パターン設計途中の配線層の一例を示した平面

18

図である。

【図9】貫通スルーホール用セルの一例を示した平面図である

【図10】本実施の形態のパターン設計方法による配線 パターンの一例を示した平面図である。

【図11】パターン設計途中の配線層の他の例を示した 平面図である。

【図12】パターン設計途中の配線層の他の例を示した平面図である。

【図13】本実施の形態のパターン設計方法による配線 10 パターンの他の例を示した平面図である。

【図14】貫通スルーホール用補正パターンの一例を示した平面図である。

【図15】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図16】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図17】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図18】本発明の実施の形態である製造方法の一例を 20 工程順に示した断面図である。

【図19】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図20】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図21】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【図22】本発明の実施の形態である製造方法の一例を 工程順に示した断面図である。

【符号の説明】

1 半導体基板

2 素子分離領域

3 p型ウェル

4 n型ウェル

5 ゲート絶縁膜

6 ゲート電極

7 不純物半導体領域

8 キャップ絶縁膜

9 サイドウォールスペーサ

10 層間絶縁膜

11 接続孔

12 接続部材.

13 第1層配線

13b 貫通スルーホール部配線

14 ダミー配線

15 層間絶縁膜

16 接続孔

17 接続部材

18 第2層配線

· 18b 貫通スルーホール部配線

19 ダミー配線

20 層間絶縁膜・

2 1 接続孔

22 接続部材

23 第3層配線

24 絶縁膜

L ピッチ

Qn MISFET

Qp MISFET

30


【図1】

図 1

【図2】


図 2

13 : 第1周配線 135 : 貫通スルーホール部配線 14 : ダミー部等




【図15】

図 15




【図16】

図 16




【図18】

ाज १८




【図17】

図 17




【図19】

図 19




【図20】

図 20



【図21】

図 21



[図22]

図 22

